应用于手机DDR控制芯片的延迟锁相环设计

论文发布时间：[2010-04-14] 范文大全编辑：Voive.net

所有作者：李军李章全

作者单位：上海昌硕科技有限公司

论文摘要：本文设计了一种采用０。１８um CMOS工艺，工作电压为１。８V，应用于手机DDR 控制芯片端的延迟锁相环（Delay lock loop，DLL），对controller端延迟锁相环的工作原理和要求进行了深入了解，并在传统DLL电路结构的基础上，优化了鉴相器和压控延迟线的线路与设计参数，把压控延迟线的延迟控制在１８０°到５４０°之间，最终使得系统稳定工作在相位锁定的状况，结果表明，在DDR２００的应用中，延迟能达到设计需求的０。２５T，而且稳定。

关键词：移动控制芯片双倍数据流内存延迟锁相环

免费下载《应用于手机DDR控制芯片的延迟锁相环设计》PDF全文（已停止下载）
　　本站“论文下载”文章收集整理于“中国科技论文在线”，由于各种原因，本站已暂停论文下载！请前往“中国科技论文在线http://www.paper.edu.cn/”免费下载！

〖返回电子通信自动控制论文列表〗

下一篇：一种光学相干层析成像系统的设计